Cadence Design Systems ha annunciato una collaborazione con STMicroelectronics al tape-out di un SerDes 56G VSR (very short-reach) da 7 nm per un system on chip (SoC) destinato ai mercati networking, cloud e data center.
Per il SerDes 56G-VSR, Cadence ha messo a disposizione l’architettura IP critica, alcuni blocchi secondari IP e il relativo supporto di progettazione, beneficiando degli investimenti effettuati nella tecnologia SerDes PAM4 a 56G e 112G; ST ha sviluppato il core SerDes completo sfruttando la propria esperienza in questo campo.
“La nostra collaborazione con STMicroelectronics è prova di come Cadence possa offrire un’eccellenza nella progettazione di SoC grazie alla sua strategia Intelligent System Design” , commenta Babu Mandava, Senior vice president e General Manager dell’IP group di Cadence. “La nostra offerta di PAM4 SerDes IP impiegata insieme all’Innovus Implementation System di Cadence, consente a ST di raggiungere ottime performance e un time.-to-market migliore per i suoi progetti più innovativi.”
